# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPTO)

#### **DISK CASH SUBSYSTEM**

Patent number:

JP55164958

**Publication date:** 

1980-12-23

Inventor:

BAATSURAAFU BURADEIMIA HOFUMAI; RICHIYAADO DEIBITSUDO RAIZA; JIESHII INGEBURAITO SUTAMUNESU; RIN UERUDON

**UITSUTOFUIRUDO** 

Applicant:

MEMOREX CORP

Classification:

international:


G06F13/04; G11B5/09; G11C9/06

- european:

Application number: JP19800075397 19800604 Priority number(s): US19790045547 19790604

Abstract not available for JP55164958 Abstract of correspondent: **US4276927** 

A plate type heat exchanger is disclosed having flow passages extending beyond the area of heat transfer on at least one end. The extending ends of the flow passages serve as sacrificial inlets for flow of one of two fluids through the heat exchanger so that any leak resulting from flow erosion or from corrosion in the extending flow passages does not result in mixing of the two fluids.



Data supplied from the esp@cenet database - Worldwide

Also published as:

团

US4276927 (A1)

# (9 日本国特許庁 (JP)

⑩特許出願公開

# ⑩公開特許公報(A)

昭55-164958

①Int. Cl.<sup>3</sup>
G 06 F 13/04
G 11 C 9/06
// G 11 B 5/09

識別記号

庁内整理番号 7361-5B 7056-5B 7345-5D **43公開** 昭和55年(1980)12月23日

発明の数 1 審査請求 未請求

(全 22 頁)

Øディスク・キャツシユ・サブシステム

②特 ·願 昭55-75397

②出 願 昭55(1980)6月4日

優先権主張 Ø1979年6月4日 Ø米国(US)

@1455476

②発 明 者 パーツラーフ・プラデイミア・

ホフマイスタ

アメリカ合衆国カリフオルニア 州サラトガ・テレンス・アベニ

ュー12309

の発 明 者 リチヤード・デイビッド・ライ

ザ

アメリカ合衆国カリフオルニア 州サラトガ・ポンネツト・ウエ ィ18885

①出 願 人 メモレツクス・コーポレーショ

アメリカ合衆国カリフオルニア 州サンタ・クララ・サン・トマ ス・アツト・セントラル・エク スプレスウエイ(番地なし)

の代理人 弁理士 山崎行造 外1名 最終頁に続く

明細書の浄む(内容に変更なし)

1. 発明の名称

デイスク・キャッシュ・サブシステム

#### 2. 特許請求の範囲

- (2) 特許請求の範囲第(1)項記載のキャッシュ・サ

ブシステムにおいて、 前配制御装置を前配データ処理装置に結合する配像制御装置を含むキャッシュ・サブシステム。

- (5) 特許請求の範囲第(1)項、又は第(2)項配繳のキャッシュ・サブシステムにおいて、前配制御報を置けれるダイレクト・アクセス配像を開記がイレクト・アク・メモリ制御装置を育むアータ・メモリ制御装置を言うに設けられるキャッシュ・サブシステム。
- (4) 特許請求の範囲第(3)項配載のキャンシュ・サ ブシステムにおいて、前配データ・メモリ制御 装置は前配ダイレクト・アクセス配憶装置制御 器と前記データ・メモリ装置に結合されるマイ クロプロセンサ装置:予定データが前配データ 配憶装置内に配憶されるように前記マイクロプ

- 2 -

特開昭55-164958(2)

ロセッサ装置に結合される制御配像メモリ装置 ;及び前配データ・メモリ装置内に配像されて いる前配予定データのダイレクト・アクセス配 像装置アドレスを記録するスクラッチ・パッド ・メモリ装置を含むキャッシュ・サブシステム。

- (5) 特許請求の範囲第(4)項記載のキャッシュ・サブシステムにおいて、前記データ・メモリ制御 装置と前記ダイレクト・アクセス記憶装置制御 器を相互に結合するインタフェイス制御装置を 含むキャッシュ・サブシステム。
- (6) 特許請求の範囲第(5)項記載のキャッシュ・サブンステムにおいて、前記インタフェイス制御装置は前配データ・メモリ装置と前記データ処理装置は、及び前配データ・メモリ装置と前配ダイレクト・アクセスに憶装置間にダイレクト・メモリ・アクセス装置を含むキャッシュ・サブンステム。
- (7) 特許請求の範囲第(4)項配載のキャッシュ・サブシステムにおいて、前配制御配憶メモリ装置

1

ブシステムにおいて、前記ランダム・アクセス 半導体メモリ装置は少くとも第 1 記憶装置と第 2 記憶装置を含むキャッシュ・サブシステム。

- (11) 特許 浦沢の範囲第(10)項配 戦のキャッシュ・サブシステムにおいて、前配第1配億装置は前配第2 配億装置よりも速いデータ伝送速度を有し得るキャッシュ・サブシステム。
- (12) 特許請求の範囲第(1)項又は第(2)項配戦のキャッシュ・サブシステムにおいて、前配予定データは固定フィールド・ディメンジョンは前配ディレクト・アクセス配像装置のデータ・フィールド構成に相当するように設けられるキャッシュ・サブシステム。
- (13) 特許謂求の範囲第(7)項配戦のキャッシュ・サブシステムにおいて、前記データ・メモリ装置のデータ記憶容量は前記ダイレクト・アクセス 記憶装置の記憶容量よりも小であるように設け られるキャッシュ・サブシステム。
- (14) 特許請求の範囲第(1)項、又は第(2)項、又は第

はマイクロプログラムを含み、前心マイクロプログラムは前記データ・メモリ装置内の記憶情報がリースト・リーセントリ・ユーズト (LRU)アルゴリズムに応じて発生するように設けられるキャンシュ・サブシステム。

- (8) 特許請求の範囲第(4)項記載のキャッシュ・サブンステムにおいて、前記サブシステムは前記 データ・メモリ制御器に結合されるロード/モニタ・マイクロプロセンサ装置を含み、該ロード/モニタ・マイクロプロセンサ装置が取行するようにマイクロプログラムを前記制御記憶装置にロードし、前記ダイレクト・アクセス記憶装置サブシステム。
- (9) 特許請求の範囲第(1)項又は第(2)項配載のキャッシュ・サブシステムにおいて、前記データ・メモリ装置内に含まれる記憶媒体はランダム・アクセス半導体配憶装置を含むキャッシュ・サブシステム。
- (10) 特許請求の範囲第(9)項配戦のキャッシュ・サ

\_ 4 -

(3)項、又は第(4)項配数のキャッシュ・サブシステムにおいて、前配ダイレクト・アクセス配後 装置は回転磁気デイスク配憶装置を含むキャッシュ・サブシステム。

- (15) 特許請求の範囲第 (14) 項記載のキャッシュ・サブシステムにおいて、前記予定データのユニットが前記回転磁気デイスク記憶装置に記憶されているフル・トラックの情報に相当するように設けられるキャッシュ・サブシステム。
- 2. 発明の詳細な説明

本発明は回転磁気コンピュータ・デイスク・メモリの分野に関する。本発明は、中央処理装置によつてしばしば呼び出された情報を、小型の高速半導体メモリによつてより迅速に食業ができる改良されたサブシステム機構に関する。

システム 360 の導入以来、 IBM 中央処理装置に入力/出力装置を取付けるための標準構造が確立された。中央処理装置は「チャネル」を辿して周辺人力/出力装置と連出している。このチャネルのインタフェイスによつて、中央処理装置からの

- 6 -

15問記55-164958(3)

を翻訳しかつディスク装置へ情報の書き込み
はじ又はディスク装置から情報を検索する記憶
可装置(SCU)の接続ができる。実際、 SCU はデスク制御装置に取付けられ、ディスク制御装置
変数の回転磁気ディスク配像駆動機構を収容し
のる。上述の型の配賃制御装置はメモレックス
emorex) 3674 配憶制御装置[「3674 配憶制御

特定のデータ片の配憶の要求又は特定のデータ 片の微索の要求はチャネルによつて開始される。

\_\_ \_ \_

指令を翻訳しかつデイスク装置へ情報の暫き込み を命じ又はデイスク装置から情報を検索する記憶 制御装置 (SCU) の接続がてきる。実際、 SCU はデ イスク制御装置に取付けられ、デイスク制御装置 は複数の回転磁気デイスク記憶駆動機構を収容し ている。上述の型の配憶制御装置はメモレックス (Memorex) 3674 記憶制御装置〔「3674 記憶制御 装罐操作理論 ( 3674 Storage Control Unit Theory of Operation ) 」と題するメモレックス 公報 3674.21-00 ( Memorex Publication 3674.21 -00) に 記載されている〕である。上述の型のデ イスク制御装置はメモレックスデイスク制御装置 ( 「3673/75/70 デイスク 記憶サブシステム 操作 理論( 3673/75/70 Disc Storage Subsystem Theory of Oparation )」と題するメモレックス 公報 3673.21-02代記載されている〕である。上述 の型の デイスク 配憶 装置 はメモレックス 3670及び 3675ディスク駆動モジュール [ 「3673/75/70デ イスク 記憶 サブシステム 操作理論(3673/75/70 Disc Storage Sabsystem Theory of Operation)

ディスク・ストリングは記憶制御装置及びディス ク制御装置を通して特定の情報片を呼び出すこと がてきる。しかしながら、この操作においては、 構成要素の機械的及び電子的配置に起因して遅れ が生じる。特に、ディスク記憶装置の機械的配置 により、磁気銃取り/普込み記録ヘッドは、ディ スク・スピンドル上に子め配録された複数のトラ ツクにアクセスできる移動カートリッジにかたく 固磨する。情報を要求する場合、カートリッジが データの記憶されているトランク上に読取り/音: 込み磁気トランスジューサーをはこぶ動きがしば しば必要となる。カートリッジがかかるアクセス を完了するのに要する時間は10ミリセガンドほ どか又は50ミリセカンドほどである。更に、特 · 定のトラックをアクセスしまたカートリッジが所 定の場所に電子的に固定されてサーポが情報を探 知すると、デイスクが望ましい情報が配憶されて いる所定の位置まで回転する間に他の遅れが生じ る。デイスク回転遅れ又は「待ち時間(latency)」 は無視し付るものであり又は、 3600 rpm で回転す

るデイスクに対してせいぜい約11ミリセカンド である。平均して、待ち時間は 3600 rpm で回転す るデイスクに対して約8ミリセカンドである。呼 出し時間及び待ち時間は、望ましい仕事を達成す るための中央処理装置の性能上の間接費となる。 . 更に、デイスク記憶装置はその性質上適当な制 御装置を油して一定のデータ転送速度でチャネル へ情報を転送する。データ転送速度はデイスク記 憶装置に記憶されている情報のピット密度と、デ イスクそれ自身の回転速度との関叡である。メモ レックス 3670 及び 3675 製品については、データ 転送速度は名目上 1 秒当り 806,000である。しかし ながら、テヤネルはそれ自身の限界によつて転送 速度は1秒当り 806,000 パイトよりはるかに大きい ことがしばしば生じる。即ち、デイスク記憶装置 はチャネル電子工学の最大スピードを必ずしも完 全に利用していない。とのことは、システムの段. 計者は経験則上学んでいることである。

デイスク記憶装置はほぼ同一の経過時間内 に特定の情報片を記憶し又は検索できるダイレクトア

-1 o -

カル (Calle) らに対する米国特許第 4,075,686 号及びシューネマン (Scheuneman) に対する米国特許第 4,070,706 号に共に、システムの性能を高めるために、 優先順位の情報を迅速に呼び出すことのできるキャッシュ・メモリを利用するシステム・コンフィギュレーションを記載している。 しかしな

-11-

ージ」に適用する要件について詳しく述べている。「ページ(page)」とはコンピューター工業において、システム制御プログラミング・システム又はシステム制御オペレーテイング・システムによつて指示された一定の大きさの予め定められたブロックであると理解される。

-13-

特別昭55-164958(4) がら、カルら及びシューネマンは高速半導体中や ツシユ・メモリを通常のデイスク・ストリング博 成化応用することについては詳しく記載も示唆し ていない。チャーチル (Churchill)に対する米国 特許第 3,949,369号には、高速キャッシュ・バッフ **すを利用するデジタル・コンピューテイング・シ** ステムが記載されている。チャーチルは、キャッ シュ・バッファ中の情報が使用の頻度に基づく情 報に関して優先順位システムが確立されるように 実際に構成されていることを示摘している。或も頻 紫に便用される情報は収高の優先順位を受容し、 一方最も使用頻度の低い情報は最低の後先順位を 受容する。もし、高速キャンシュ・メモリ及びそ の空間内に配憶する必要のある新たな情報が利用 できない場合は、キャッシュ・バッファ中に存在 する最も使用頻度の低い情報を消去する。リース ト・リーセントリ・ユーズド (LRU) アルゴリズム の概含はコードらに対する米国特許第3,737,881号 において研究されている。コードらはキャッシン グ仮念を高速磁気パブル・ドメインの情報の「ペ

-12-

の概念は、イーデン(Eden)に対する米国特許部 3,569,938号によつて示されている。この特許にないては、CPU の性能を高めるために、高速配慮とでいる。しないたまな主配像との間の中間にソファとして使用している。しかしながら、先に詳効に適用されるLRU アルゴリズムを利用する高速半導体キャッシュ・メモリを応用することについては、開示も示唆もしていない。

本発明(以後、時々「ディスク・キャンシュ」 又は「ディスク・キャンシュ・サブシステム」と 呼ぶ)はディスク・ドライブのストリングの スク制御装置に設置された高速半導体メモリを を利用して、頻素に要求されるデータへの 及った。 従来のかかる装置を使用しないで建せ なよりも迅速に行なえるようにするものである。 ディスク・キャッシュは4つの主な解放要素から 成つている:

- 1. デイスク制御装置に対するインタフェイス
- 2. キャッシュ・コントロール・マイクロプロセ

-14-

ッサ

ロード/モニタ・マイクロプロセンサ
 キャンシュ・メモリ

キャッシュ・コントロール・マイクロプロ,セッサ (2) は基本的には高速ビント・スライス・マイ

-15-

ディスク・キャッシュ・サブシステムはマイクロプログラムの制御下にある。好適な実施例においては、リースト・リーセントリ・ユーズド(略して、LRU)アルゴリズムをプログラムして、ディスク・キャッシュが最も頻繁にアクセスされるデータ・モジュールを配慮しまたキャッシュ・メモリから活性の低いデータ・モジュールを消去するようにする。

更に、もし特定のデータ・モジュールがキャン シュ・メモリ内にあり、そのデータ・モジュール クロプロセッサ、スクラッチ・パッド・メモリ及び記憶レジスタの租立体である。キャッシュ・コットロール・マイクロプロセッサは、記憶制御技の指令に対するデイスク・キャッシュの応答及びキャッシュ・メモリ内のデータ・モジュールの記憶を制御するためのマイクロプログラムを使用するデイスク・キャッシュ・サブシステムの中心構成要素である。

ロード/モニタ・マイクロプロセッサ (3) は、キャッシュ・コントロール・マイクロプログラムを外部配像媒体から書き込み可能制御配慮ノモリへ移送するように設計されている構成要素の組立体である。

キャッシュ・メモリ (4) は、中央処理装置によって敢も頻繁に要求される情報を記憶するために使用される高速半導体メモリである。キャッシュ・コントロール・マイクロプロセンサはどの情報を記憶すべきか決定するとともに、その情報がデイスク記憶装置上に設置されたどきにデータ・モジュール・アドレスのトラックを保持する。

-16-

の一部が CPU によつて要求されるならば、ディスク・キャンシュの概念によつて、データ・モジュール内において直接望ましい情報へスキップできるという利益が生ずる。 このデータ・スキッピングの利益は、データ・モジュールが、ディスクの国転に依存するというよりも単なるアドレスの選択によつてアクセスされるランダム・アクセス半導体メモリ内にあることにより得られる。

従つて、本発明の目的は、コンピュータ・システムの中央処理装置が今まで以上に頻繁に使用されるデータに迅速にアクセスできるようにするととである。

本発明の今一つの目的は、マイクロプロセンサの制御の下に高速半導体メモリを利用して、頻繁 に使用される情報を配憶することである。

更に、今一つの目的は、アルゴリズムに従つて、 キャッシュ・メモリ内の情報の記憶を制御すると とである。

更に、本発明の今一つの目的は、デイスク・キャンシュをデイスク・ストリングのデイスク制御

-18-

装置に設置して、デイスク・キャンシュが配憶制 御装置と作用し、かつデイスク配憶装置と連通で きるようにすることである。

好ましい実施態様

#### その内容:

- . 1. 一般
  - 2. ディスク …キャッシュ・ハードウェア
  - デイスク・キャッシュ・オペレーショナル・
     ハードウエア・モード
  - デイスク・キャッシュ・サブシステム・ソフトウェア
- 5. 配饭管理
- 6. タグ・ゼロ指令
- 7. 可変データ 速度

#### 1. 一般

第1図(先行技術)を参照すると、公知のデータ処理システムが、メモリ・バス(4)を経由してメイン・メモリ(6)と連絡している中央処理装置(2)を有するものとして図示されていることが分る。中央処理装置(2)は別に入力/出力バス又は

-19-

ツシュ・サブシステムが第1図に示される従来の サブシステムと類似していることが分る。しかし ながら、デイスク・キャッシュ(16)は構成要素系 において、キャッシュ CTL インタフエイス(78) を 経由してデイスク制御装置(20) に取付けられてい る。実際上、ディスク・キャッシュ(16) はドライ ブ・コントローラー・ロジック(第6図の62)及 びディスク感動装置(14)の前に位置している。デ イスク・キャンシュ(16) は、典型的なデイスク・ ンステムとして例示されるゆつくりした方の型の 記憶と、メイン・メモリ (6) で例示される早い方 の型の記憶との間の記憶系のレベルを示している。 デイスク・キャッシュ(16) はデータ・モジュール を処理するために利用される内部情報を含む。こ のデータ・モジュールは取付けられたデイスク制 のストリングとによつて分担されている。ここで 使用するデータ・モジュールは固定プロック又は いくつかの便宜上の大きさのデータ単位に対する 一般的な用語である。

- 2 1 <del>-</del>

特開昭55-164958(6)

チャネル・バスにそつて配憶制姆装置 (10)と逐路 している。データをディスク記憶媒体から検索し 又は、その媒体に書き込みたいと望むときには中 央処理装置(2)は適当な指令を発する。その指令 は記憶制御装置(10)によつてアドレスされる装置 の型に特有の一連の指令に翻訳される。この場合、 記憶制御装置(10)は中央処理装置(2)からの指令 をデイスク制御装置(12)の理解できる指令に翻訳 する。配憶制御装置(10)はシステム CTL インタフ エイス(13) にそつてディスク制 御装置(12) に違通 している。配憶制御装置(10)からの指令は更に翻 訳されかつディスク制御装置 (12) によつて実 mi さ れて、特定の情報がディスク駆動インタフェイス (15)を経由して、ディスク・ドライブ(14)へ書き 込み又はデイスク・ドライブ(14)から検索される。 ハードウエア・インタフエイス及びデータを含む 先行技術のコンピュータ構成の定義及びコントロ ール・ラインの定義は上述の引用文献に記載され ている。

第2凶を参照すると、本発明のデイスク・キャ --20-

デイスク・キャッシュ (16) は、ディスク制御装置 (20) 及びデイスク・ドライブ (14) と 遅速 すると、デイスク・ドライブ (14) の 回転速 に対して制限された速度で入力/出力オペレーションを行なう。しかしながら、配憶制御装置 (18) とディスク・キャッシュ (16) との間の人力/出力操作は、以下の可変データ選度の章で更に十分説明する先行技術のコンフイギュレーション及び解放で可能である転送速度よりもはるかに速い低送速度(これに、低下した「待ち時間」に相当する)で行なわれる。

CTL インタフェイス (78) を経由してデイスク・ 削御装置 (20) とデイスク・ドライブ (14) のストリ ングとに接続されるように設けられたデイスク・ キャンシュ (16) を含む第 2 図のサブシステムにお いては、操作は一般に以下の辿り行なわれる。

データ検索操作については、 CPU (2) はチャネル・バス (8) を辿して記憶制御装 値 (18) に対し、デイスク・ドライブ (14) 上の一定のデータ・モジュールの入力/出力を要求する。 記憶制 餌装値 (18) は CPU (2) の要求をデイスク・キャッシュ(16) に

- 2 2 -

特開昭55-164958(7)

もし中央処理装置(2)が記憶媒体に情報を更新したい場合(即ち、「書き込み」型の要求)、かかる情報の記憶又は更新がデイスク制御接行なわれるか又はその情報をデイスク・キャンシュ・メモリ(54)へ直接であり、おしくは書き込むことができる(デイスク・キャンシュ・サガンステム操作の順序はマイク申報が直接ディスク・キャンシュ・メモリ(54)に審き込まれる場合、その情報は永久記憶用のディスク・ドライブ(14)に通常遅れて転送される。

一定のデータ処理構成において、記憶制御装置を使用しなくでもよいとと、またその記憶制御装置の情報又は関数を中央処理装置内に設置できると、ディスク・キャッシュ (16) がキャッシュ CTL インタフェイス (78) を経由し適当なデータ 制でさる(13) にそつて直接中央処理装置 (36) と遅過できるととも本発明の範囲内である。この実施態機に

\_ 2 4 -

よつて受容し得る一群の指令に翻訳する。第5回 を診照すると、もし要求されたデータ・モジュー ルがデイスク・キャッシュ(16) 内のキャッシュ・ メモリ(54) 中に存在するならは、それはシステム CTL インタフェイス(13) 及びキャッシュ CTL イン タフェイス (78) を経由して記憶制御装置へ転送さ れる。もし、要求されたデータ・モジュールがキ ヤッシュ・メモリ(54) 内に存在しないときは、デ イスク・キャッシュ (16) はキャッシュ CTL インタ フェイス (78) 及びバス (15) を経由してデイスク制 匈装置(20)を迪してデイスク・ドライブ(14)から 要求されたデータ・モジュールを捜索しそしてデ イスク・キャンシュ (16) のキャンシュ・メモリ(54) 内にそれを記憶する。要求されたデータ・モジュ ールはデイスク・キャッシュ(16)内のデイスク・ キャッシュ・メモリ (54) から記憶制 姆装置 (18) へ 伝送される。なお、デイスク・キャンシュ操作の 順序は本発明の特定の実施根様に応じて変化し、 その概序は明らかにマイクロプログラムに依存し ている。

- 23 -

おいては、中央処理装置 (36) は適当な情報を含み、入力/出力バス (13) を通してデイスク・キャンシュ (16) と直接運通することができる。デイスク・キャッシュ (16) はその後デイスク制御装置 (20) 及びコントロール入力/出力パス (15) を通してデイスク・ドライブ (14) と遅通する。

述つて、域も一般的な実施態様においてデイスク・キャッシュは一定の環境の下で従来達成するとかできないような高速度で入力/出力サブッステムから情報を検索できるようにする入力/出力サブッステム解放内に挿入された、知的でデイスク型特有でかつ高速なメモリである。

#### 2. ディスク・キャッシュ・ハードウエア

ことで開示するデイスク・キャッシュ・サブシステムは、ハードウェア及びソフトウェア技術を 組合わせて上述の選ましい目的を達成する装置で ある。この装置の特定の実施については多くの形 態がある(この場合は、ハードウェアである)が、 好越であることが分つている第2図のデイスク・ キャッシュの実施態様については第5図に示して いる。デイスク・キャンシュ・サブシステムの主要なハードウエア構成要素が、インタフエイス・コントロール・ロジンク(48)、デイスク・キャンシュ、デイスク・キャンシュ・コントロール・マイクロプロセンサ(50)、ロード/モニタ・マイクロプロセンサ(52)及びキャンシュ・メモリ(54)から成つていることが分る。

第1の主要なハードウエフ博成要繁は、デイスク・キャッシュ・コントロール・マイクロインロッサ(50)とデイスク制御装置(20)との間のインフエイス(48)である。キャッシュ CTL インタフエイスはデイスク・キャッシュ・サブシステムのアイスはデイスク・キャッシュ・サブシステムの引御装置に提供する機能を果す。この制御装置である。第6回である。第6回である。第6回である。第6回である。第6回である。第6回である。第6回である。第6回である。第6回である。第6回である。第6回である。第6回である。第6回であるとうに、デイスク制御装置(20)はデイスク・キャッシュ(16)がインタフェイス(58)の付加に収付付られるよう

-26-

に変形されている。ここで、インタフエイス(58) がストリング・スインチ (68) の後のシステム·CTL インタフェイス (13) と、ドライブ・コントローラ・ ロジック (13) との間に位置していることに注目す べきである。 CTL ライン (64) はストリング・スイ ッチ (68)をキャッシュ・インタフエイス(58) 化接 紀し、 CTL ライン (34) はドライブ・コントローラ・ ロジック(62) をキャッシュ・インタフェイス(58) に接続する。既述の特定の実施銀様においては、 メモレックス 3673デイスク制御装置がメモレツク ス公報 3673.21-03 で記載されているようにスト リング・スイッチ (68)を備えることが必要である キャッシュ・インタフェイス (58) は、 CTL インタ フェイスによつて要求されるデータ・パス及びコ ントロール・ラインを提供する。キャツシユ・コ ントロール・ライン (70) によつて、デイスク・キ ャッシュ・サブシステムはデイスク制御装置内の ストリング・スイッチを制御できる。 CTL インタ フエイスへの十分な アク セスロシステム CTL ライ ン (72) にょつてディスク・キャッシュ中に提供さ

(1)第6図のキャッシュ CTL インタフェイス (70) からのコントロール及びデータ転送指令に対する 応答、

-27-

(2) 第 5 図及び第 7 b 図(以下で記述)のキャッシュ・メモリ (54) 内にある利用可能なデータのディレクトリの維持、

(5) 政も投水されると思われるデイスク・ドライ ブ・データによるキャンシュ・メモリ (54) の制御 及び充填(以下で配述する)、

(4) エラー後出及びリカバリ操作、及び

(5) 性能 データのロード/モニタ・マイクロプロセッサ (52) への通信・がある。

ディスク・キャッシュ・サブシステムの鼠ましい実施例における第3のハードウェア構成要素は、第5回におけるロード/モニタ・マイクロプロセッサ (52) である。前配ロード/モニタ・マイクロプロセッサ (52) の沈めに、インテル 8080A マイクロプロセッサを採用することが通切であることが
判明している。前配インテル 8080A は毎秒 200 万

-29-

れまたキャンシュ CTL ライン (74) にょつてディス ク・キャンシュから提供される。

デイスク・キャッシュ (16) の第2の主要なハー ドウエア併収要素は第5図(より詳しくは第7ヵ 図)のデイスク・キャッシュ・コントロール・マ イクロプロセツサ(50)である。特定の実施感像に おいて、 那フ 6 図のマイクロプロセッサ(76) とし て、1秒当り4,000,000の命令の許容量を有する高 速ピット・スライス・マイクロプロセッサを使用 することが好適であると分つた。この特定の実施 照様に対しては、 LSI プロセッサ・チップのアド パーンスド・マイクロ・ディバイス 2900フアミリ - (Advanced Micro Devices 2900 ) から発展し た市販のマイクロプロセンサを使用することが好 適であることが分つた。しかしながら、他の多く のプロセッサの設計は、デイスク・キャッシュ・ タスクを扱うことのできるデイスク・キャッシュ サブシステムの発明の範囲内である。デイスク・ キャッシュ・コントロール・マイクロプロセツサ (50)の基本タスクは、

-28-

サイクルの割で作動する完全な B ピットの中央並 列処理装置である。

前記インテル・マイクロ・プロセンサの代りに用いることが出来、経済的に利用可能な他のマイクロプロセンサも存在する。前にロード/モニタ・マイクロプロセンサ(52)の基本的作楽は、(1)フレキンブル・ディスク・ドライブ(84)(後述する)より得られたコントロール・メモリ・インフォメーションの負荷制御と、(2)前記デイスク・キャンシュ・サブシステムの効率モニタ作業を行うことである。

第5図に示された前記デイスク・キャンシュ・サブシステムの最後の主要なハードウェア構成授業は前記キャンシュ・メモリ(54) である。前此デイスク・キャンシュの設ましい実施例において、前此キャンシュ・メモリ(54) は2つの値類の半導体メモリで構成されている。半導体メモリの第1の種類は、第70図に示されているフル・トランク・バッファ(86) である。本発明の思想からは必ずしも規定されるものではないが、2つの種類の

-30-

特開昭55-164958(9)

半球体は、キャッシュ・メモリ (54) から傳成されており、また同じく、本発明の思想から必ずしも規定されるものではないが、デイスク・キャッシュ (16) により記憶される情報片はフル・トラックのデイスク・ドライブ・データであるが、 前 出ディスク・キャッシュのハードウエアをそのように形造るととが使利であるということが判明している。

このように、第1の種類の半導体メモリ、即ち 1のカートランク・バンフア(86) は、少くとも 1つのフル・トランクのデイスク・ドライブ・データを含んでおり、値々のスタテインク又はダイナミンクなランダム・アクセス・メモリ・トランク・バンフア(86) はインテル 2147 又はインテル 2117 の集積回路から構成されるの種類のキャンコ・メモリ(54) は低速装置で形成されてから 電気のキャンコ・ メモリ(54) は低速装置で形成功している。 低速水準用として採用され成功している。

-31-

ý

めのロジックとキャンシュ CTL インターフェ イス (78) のための制御信号を包含する 2 つの インターフェイス・コントロール印刷凹路盤 記憶制御: 記憶要求ロジックと、キャッシュ・メ モリ (54) と記憶

ユニット・ダイレクト・メモリ・アクセス 90 98 : 制御ユニット(18) の間のデータ転送制御のためのアドレスとワードの計算器を包含する典型的な DMA (ダイレクト・メモリ・アクセス) ポートデータ・バッフ アとして用いられる 2 つの 1 6 パイト×8 の FIFO (FIRST IN FIRST OUT) キャッシュ・コントロール・マイクロプロセッサ・メモリ

書込み可能制御記憶接世 100: キャッシュ・コントロール・マイクロプロセッサ(76) のコントロールメモリとして利用される 4 K × 4 0 ビットのインテル2147スタテック RAM メモリオンライン レジスタ 102: コントロール・レジスタで、そのビットがオペレータ・パネル(104) からのオンライン・スクインチによつ

-33-

特別の実施例においては、12メガバイトまで の電荷移送業子が、フェアチャイルドド464 の電 荷移送業子を用いた型に採用されて来た。(谷装 **並は最高 64,000 ピットの情報を記憶することがで** きる。)現化、前配キャッシュ・メモリ(54) は実 際に2つの種類のスリー・メモリ階層構造のデイ スク・キャッシュ・サブシステムであり、その中 において記憶の第1の水準は前にデイスクに憶装. 置(14) であり、そのひのメモリの2つの種類は上 述した半導体メモリである。以下に述べる遡り、 前記キャッシュ・メモリ(54)の機能は、当該コン ピューター・システムによつて要求される蓋然性 が敢も高いデイスク・ドライブ・データを比憶す るアルゴリズムに応じてデイスク・ドライブ・デ ータを配憶することである。(下記に詳述する。) 第7a及び第7b図をお照すれば、デイスク・ キャッシュ (16) の主要な ハードウエア併収要素の より詳細な定数が判る。第7a及び第7b図の記 戦を理解するために以下の定銭が有益である。 インターフェイス 90:情報パスを発生させるた

-32-

て設定されるもの

キャッシュ・コントロール・マイクロブロセ ツサ (76) はいかなるドライブがキャンシュさ れるべきかを決定するために、とのレジスタ をモニタする。

オペレータ・パネル 104 :人力スイッチと名ドライブのためのキャッシュ可勤スイッチを包含している。

ドライブ・ダイレクト・メモリ・アクセス 94 : 記憶要求ロジンクと、キャンシュ・メモリ (54)とデイスクドライブ (14) の間のデータ転 送を制御するためのアドレスとワードの計算 器を包含する典型的 DMA (ダイレクト・メモ リ・アクセス)ポート

キャッシュ・コントロール・マイクロブロセンサ 76: AMD 2900 ファミリの LSI プロセンサ・ チップを利用した毎秒 400 万命令を処理する ピント・スライス・マイクロプロセンサ

ロード/モニタマイクロプロセンサ 62 : 西本的 特別受禁としてインテル 8080 A 単一テップ

-34-

特開昭55-164958(10)

CPU を有するマイクロプロセンサ 2 メガヘルツで作動し、配憶制御のため、2K × 8 の BP rom を有する。

スクラッチ・パッド 96:キャッシュ・コントロール・マイクロプロセッサ (76) を支持するための B K × 1 6 のスタテイック RAM メモリ

スクラッチ・パッド:ロード/モニタ・マイクロ プロセッサ (82) との交信のための

フレキシブルデイスク・ドライブ 84 : マイクロ プログラム・ロードのために用いられるフレ キシブル・デイスク・ドライブ

標準型のメモレックス 550 型を利用可。

- ェラー・コレクション・コード 106 (BCC): 単一 ビット・エラー・コレクション及び二風ピッ ト・エラー・デイテクションに用いられるエ ラー・デイテクション・コレクション・ロジ ック (\*ハミング・スキーム\*)
- フル・トランクバンフア 86 : インテル2147チンプを使用した 4 E × 4 O ピット ( BCC を含む)のスタテインク RAM メモリ

-35-

- B バス 144 : フル・トラック・バッファ (86) に よりアクセス・ BCC ロジック (106) に使用さ れるトライステート・データ・バス
- メモリ・アドレス・パス 148 : キヤンシュ・コントロール・マイクロプロセンサ (76) によりアドレス・書込み可能制御記憶 (100) に使用されるメモリ・アドレス・パス
- パイプライン:パイプライン・インストラクショ ン・バスでそれにより、
- バス 150 : キャッシュ・コントロール・マイクロ プロセッサ (76) が 書き込み 可能制 御紀 億 (100) から、そのマイクロインストラクション を得 て、スクラッチ・パッド (98) と交信するパイ プライン・インストラクション・バス
- キャッシュ・バス・イン 150: 8ピットの パス - イン " データ・バス ( 8 Bit " bus - In" Data Bus ) これはキャッシュからシステム SCU ヘデータを転送するためのシステム CTL ライン 72データ " パス・イン" である。
- パス~イン 152 : 8 ピットのパス・イン " データ・

、電荷移送業子メモリ 88:フェアチャイルドCCD

を用いた 1 乃至 1 2 メガバイトの CDD メモリ 基本データバス 108 : SCU 又はドライブ DMA ポー

- トとフル・トラック・バッファ (86) の間のデータ転送のための二方向データ・バス
- 基本アドレス・バス 110: SCU DMA (92) 又はドライブ DMA (94) からマル・トラック・バッフア (86)へ供給されるトライ・ステート・メモリ・アドレス
- c パス 138 : フル・トラック・パッファ (86) と ccp メモリ (88) の間のデータ伝送のための二 方向データ・パス
- C パス 140: キャンシュ・コントロール・マイ クロプロセンサ (76) に利用される全ての外側 ポートのためのトライステート・ソース・バ
- Y パス 142: キャッシュ・コントロール・マイ クロプロセッサ (76) に利用される全ての外脚 ポートのためのトライステート・デステイネ ーション・パス

-36-

バス(8 bit "bus-In" date bus )とれは デイスク・ドライブからギャンシュ・メモリ ヘデータを転送するために用いられるギャン シュ・CTL ライン74データ "バス・イン"

- バス・フウト 156 : 8 ピット " バス・ブット " 即 ちデータ転送及びシステム SCU (18) からディ スク・キャッシュ (16) への制御指令データの ために用いられるシステム CTL ライン72 " バ ス・アウト"
- キャッシュ・バス・アウト 158 : 8 ピット ' バス ・アウト ' 、即ち、デイスク・キャッシュ(16) がデイスク・ドライブ (14) を制 岬する際にデ ータと制 岬 指令のために用いられるキャッシュ CTL ライン 74 パス・アウト
- CTL ライン 160 : インターフェイス 90 ロジンク において発生する CTL インターフェイス制御 ライン
- キャッシュ・コントロール・ライン 70 : 希望の インターフエイス・コミユニケイション・パ ースを選択するために第 6 凶のインターフェ

-38-

-37-

特開昭55-164958(11)。

イス (58) のマルチプレクサーの切換を制御するためにインターフエイス・ロジック内でキャッシュ・コントロール・マイクロプロセッサ (76) により発生せしめられる一組の制御信号

BC1xx : 第7b図において、BC1xx として示される全ての縁は、パス又はコントロール・コミュニケーション・パースが存在していることを示しているが、ここでは明確には定義しな

本発明を更に十分説明するために、第6、第7 み及び第7 b図は、第3 図に示すように配置される。

第7a及び第7b図に関し、マイクロプロセンサ (76) はディスク・キャンシュ (16) の制御係成要素である。マイクロプロセンサ (76) は、トライステートの 1 6 ピットのデータ・バス (140) を経由して全てのエクスターナル・データを受け入れ、データ・バス (142) を経由して全てのエクスター

-39-

9

サ (76) はメモリ・アドレス・バス (146) を経由して ひろ 可能制 興配 憶 (100) をアドレス する。 スクランチ・パッド (96) は、 その時点において キャッシュ・メモリ (54) の中に 滞在している 一連の 増 イスク・ドライブ・トランク・アドレスを 配 億 するため、 主にマイクロ プロセッサ (76) に む 食 の 配 に テック・リスト・アドレスは、 キャッシュ・メモリ (54) 内の データ が アクセス される のに して、 検索されマイクロ プロセッサ (76) により ダイカミックに 新しくされる。

マイクロプロセンサ (76) ロスクランチ・パンド (96)をアクセスするためにDーパス (140) とYーパス (142) を用いる。更に、他の関連あるディスク・キャンシュ・コントロールデータは、ディスク・キャンシュ・マイクロプログラム (後述する。)によつて規定されるスクランチ・パンド (96) 内に配低される。マイクロプロセンサ (76) はまた、当級ストリング上のどのディスク・ドライブ (14) が・キャンシング・を受けやすいかを決定して、オ

ナル・ポートへ書き込む。上述の如く、デイスク ・キャッシュ・サブシステムの基本的な機能の一 つはデータ伝送と第2図のシステム記憶制御ユニ ット (18) から、キャッシュ CTL インタフェイス(78) を経由して受け入れられる制御指令に応答すると とである。前記キャッシュ・コントロール・マイ クロプロセンサ (50)は、インタフエイス・コント ロール・ロジック(48) から順番に前記キャッシュ CTLィンタフェイス (78) までから受け入れたシス テム指令をモニタする。キャッシュ・コントロー ル・マイクロプロセッサ(50) は、インタフエイス ・コントロール・ロジック (48) の中の制御記録装 世に適切な応答をセントすることにより指令に応 答する。とれらの指令は、さらに、先行技術に規 定されている CTLインタフエイス規格により要求 されて、キャッシュ CTL インタフェイス (7d) ヘゲ ートされる。

マイクロプロセンサ (76) は、書き込み可能制御 記憶 (100) からパイプライン・バス (148) に沿つ てマイクロ指令を受け入れる。マイクロプロセン

-40-

ンライン・レジスタ (102) の中にその情報を統合する。前記記憶制御ユニット・ダイレクト・メモリ・アクセス (92) とドライブ・ダイレクト・メモリ・アクセス (94) は前記フル・トラック・バンフア (86) と前記システム記憶制御ユニット (18) とディスク・ドライブ (14) の各々の間のデータ転送のため用いられる。前記ダイレクト・メモリ・アクセス・ポートは D - バス (140) と Y - バス (142) を経由して、マイクロプロセッサ (76) によりプログラムされ、モニタされる。

フル・トラック・パッファ (86) は、前配基本アドレス・パス (110) を経由してアドレスされ、その内容は、基本データ・パス (108) を経由していずれかのダイレクト・メモリ・アクセス・ポートへ向け、又はそこから転送される。

フル・トラック・バッファ (86) と CCD メモリ(88) は共通のエラー発見及び 訂正ロジック (106) を共有している。フル・トラック・バッファ (86) とCCD メモリ (88) の間のデータ 転送は、 当楽界においてマイクロプロセッサ (76) により制御される 2 万向

-42-

特別昭55-164958(12)

C - バス (183) を経由するダイレクト・メモリ・アクセスタイプの作動として知られているものに関している。更に、キャッシュ・コントロール・マイクロプロセッサ (50) は、Y - バス (142) 経由の前に電荷移送業子メモリの中に包含される前にダイレクト・メモリ・アクセス・ロジックをプログラムする。

# 3. ディスクキャッシュ操作ハードウェア方式

ディスク・キャッシュの概念を多数の構成装置に実施することは可能であるが、特に適したものとして知られた構成装置は公知の IBM サブシステムのチャネル制御装置は公知の IBM サブシステムでTL インタフェイス (13) を経てデイスク 制御装置 (20) に接続される。ディスク 制御装置 (20) はキャッシュ (16) に接続される。ディスク 制御装置(20) は キャッシュ (16) に接続される。ディスク 制御装置(20) は インタフェイス (15) を 週つてディスク 駆動機 (14) に接続される。簡略 化するために、インタフェイス (15)、(78) は ディスク 割 興装置 (20)

-43- ..

4)

イスク制 匈装 罐 (20) からインタフエイス (78) を地 つてディスク・キャッシュ (16) に転送される。タ グゼロ指令はデイスク・キャッシュ (16) からイン タフェイス (78) を避つてデイスク制御装置 (20) に 応答されるとともにインタフエイス (15)を出つて 記憶制御装置 (18) に応答される。このように、タ グゼロモードは、タグゼロ指令を除くすべてのタ グ指令がデイスク駆動機構 (14) に転送されるが、 ディスク制御装置 (20) がタグゼロ指令をインタフ エイス (78) を週つてデイスク・キャッシュ (16) へ 転送するハードウェナモードとして理解されよう。 タグ・ゼロ指令はデイスク・キャッシュ (16) から インタフエイス (78) を辿つてデイスク制御装置 (20) に応答されるとともにインタフェイス (13)を 巡つて記憶制御装置 (18) に心答されるから、タグ ・ゼロモードはタグゼロ指令がデイスク・キャッ シュに伝送されることを除いては、タグ指令が本 **始明のディスク・サブシステムにおいて従来の万** 式と同様に乗作されるハードウェアモードとして 理解されよう。

-45-

内の点 610 で相互に接続されるように図示される。 点 610 は硬質電線接続体でなくて、以下に説明されるように、ハードウェア操作モードに従つて変 化する結合体である。

ディスク・キャンシュ (16) を操作するのに基本的に 4 個のハードウェア操作モードがあり、これらは本発明を実施する場合に通した記憶制調装置 (18) からの指令によつて決定される。すなわち、

#### (1) タグ・ゼロモード

第9図に図示されるタグセロモードにおいて、タグ・ゼロ指令を除くすべてのタグゼロ指令(以下に記載される文節の表題では単にタグゼロ指令と記す)は記憶制御装置 (18) からインタフェイス (15) を通つてディスク制御装置 (20) に、またバス (15) を通つてディスク・ドライブ (14) に転送される。 ディスク・キャッシュ (16) は事実上ストリング上に行きにいる。 しかしながら、タグ・ゼロ指令に比にで付ける。 しかしながら、タグ・ゼロ指令にに同様関接置 (18) からインタフェイス (13) を通ってディスク制御装置 (20) に転送されるけれども、ディスク制御装置 (20) に転送されるけれども、ディスク制御装置 (20) に転送されるけれども、ディスク制御装置 (20) に転送されるけれども、ディスク制御装置 (20) に転送されるけれども、ディスク制御装置 (20) に転送されるけれども、

-4.4

### (2) 記憶制御装値 (SCU) モード

ディスク・キャンシュ (16) が SCU モード (第10図) の時は、 すべてのタグ指令は配憶制御装置 (18)からインタフェイス (13) を四つてディスク制御装置 (20) に、またインタフェイス (78) を四つてディスク 制御装置 (20) に、またインタフェイス (78) を四つてディスク・キャッシュ (16) はマイクロプログラム的に「アクティブ」ステート にある (後述のソフトウェアの記載終照)。 SCU モードにおいては、記憶制御装置 (18) とディスク 駆動設 領 (14) との間との間の 虚信伝達は 不可能である。これはディスク・キャッシュ (16) の基本操作方式である。

#### (3) 制御モード

とのハードウエアモードにおいては、第 1 1 図に図示されるデイスク・キャッシュ (16)がデイスク制御装置 (20) 及びデイスク 駆動機解 (14) にそれぞれインタフエイス (78)、(15) を 畑つて直接 に接続される。とのモードでは、紀憶制 鋼装置(20) に対して「不通」状態にある。とれば配像制鋼装置 (18) とデイスク制鋼装置 (20) との間のインタフ

-46-

特開昭55-164958(13)

エイス (13) は接続作用を来さないことを意味する ディスク・キャッシュ (16) はディスク・ストリン グ・サブシステムの制御を事実上奪取して設サブ システムの操作を制御する。

#### (4) 貫通モード

第12図に図示される賞強モードは配億制御装置 (18) とデイスク駆動報解 (14) との間をデイスク 割御装置 (20) を介してそれぞれのインタフェイス (13)、(15) により直接に通信伝達させるハードウェアモードである。この操作モードでは、インタフェイス (78) を通つてデイスク・キャンシュ (16) にタグ指令は全く伝達されない。このデイスク・キャンシュとディスク記憶ストリング・サブシステムとは事実上接続されず、記サブシステムはディスク・キャッシュ (16) が切断されているかのように振舞う。

前述されたようなハードウエアの諸操作モード は一体的に作用し、キャンシュ制輝マイクロプロセッサ (50) 中にあるサブシステム・マイクロブログラムの制御を受ける。後配の「デイスク・キャ

. -47-

の望ましいマイクロプログラム・ステートが例示される。すなわち(1)待ちステート (400) 、(2)選択ステート (414) 、(3) アクテイブ・ステート (424) 及び(4)パンシブ・ステート (452)。

待ちステート (400) 化おいて、デイスク・キャ ツシュ及びディスク・サブシステム全体は記憶制 姆装置 (18) とデイスク制御装置 (20) との間のシス テム CTL インタフエイス (13) が 静止していること によつて証明されるような「静止」コンデインヨ ンにある。第13図に図示されるように、待ちス テート (400) は CTL インタフエイス (78) の選択保 持麒の状態から始まる無限プログラミングループ と解釈される。上記選択保持線が低い、すなわち 「no」コンデイション (402) にあるならば、マイ クロプログラムは「走盗タイムアウト」 (404) に 対する調時を開始する。もし、デイスク・キャン シュ・サブシステムが「静止」コンデイションに 止まつて走査タイムアウトが作励して「yes」コン ディション (406) にあるならば、デイスク・キャ ッシュ・サブシステムは走査処理 (408) のモード

ッシュ・サブシステム・ソフトウェア」の項に記載されるように、適当なタグ・ゼロ指令が記憶制 御装置 (18) によつて発信されることにより、マイクロプログラム状態 から変化してサブシステムのハードウェア操作モードで変化する。

# 4 <u>ディスク・キャッシュ・サブシステム・ソフ</u> トゥエア

-48-

に入り、ことでデイスク・キャッシュの内部「ハウス・キーピング」 根能が作動する。走登処理(410) が完了すると、マイクロプログラムは待ちステート (400) に復帰し、第6図択保持状態を再び監視しかので定」 コンディションに入る「ステート」 はかける。走登処理 (408) はマイクロファテート」 ではない。 すなわち、走登処理 (408) はつでラングが常にから、走登処理 (408) はつでラングが常った (400) に復帰する作用に過ぎない。 走登処理は前述のハードウエア・タグ・ゼロ・モードとして理解されよう。

選択保持殿が待ちステートの側に高くなつて「yes」ステート (412) になると、デイスク・キャッシュ・マイクロプログラムは「選択」ステート (414) に入る。「選択」ステート (414) に入る。「選択」ステート (414) に放る。「選択」ステート (414) に が 歌 樹 傾 に 接続されたすべてのストリングにその中

-50-

の1個を選択することを避告するステートとして 定義される。選択ステート(414)の間は常に選択 保持線のコンデイションが監視される。選択保持 娘が「低い」ステートに進む時は、選択保持は「イ ンアクティブ」ステートとなり、第13図に凶示 される「yes」(416)のステートによつてディスク・ キャッシュ・マイクロプログラムは待ちステート (400) に復帰する。もし、選択保持級が「高い」 ステート、すなわちインアクテイブ・ステート (418) のままである時は、マイクロプログラムは タグ・ゼロ指令が第6凶のキャツシユ CTL インタ フエイス(78)上あるのを監視する。タグ・ゼロ「ア クティブ」指令を受信しない (420) ならば、マイ クロプログラムは、『選択』保持が『インアクテ ィブ」ステートすなわちマイクロプログラムが待 ちステート (400) に復帰 するステートに進むので なければ「選択」ステートに停止する。もし、タ グ・ゼロ原動指令を受信する (422) ならば、マイ クロプログラムは「アクティブ」ステート(424) 化人る。 点択ステート (414) は待ちステート(400) -51- ·

ディスク・キャンシュロディスク・キャンシュ指令 (428) を実行する。第13図に図示されるようなディスク・キャンシュ指令 (428) の実行は「ステート」ではなく、正しくは機能を実行するマイクロプログラムは「アクティブ」ステート (424) に復帰する。キャンシュ指令の実行はハードウェアにおいては「記憶制御装置モード」と考えられる。「アクティブ」ステート (424) の間に、タグ・ゼロ「パンシブ」指令が受信される (430) 時は、マイクロプログラムは「パンシブ」ステート (432) に入る。

の場合のようにハードウエア・タグ・ゼロ・モードである。

「アクティブ」ステート (424) は、記録制御装 置(18)がすでに特定の脳動制御装置(20)を返して いるマイクロプログラム・コンデイションとして 定義される。上記制御装置 (20) 及びデイスク・ス トリング・サブジステムにディスク・キャッシュ (16)が持続されるならは、タグ・ゼロ「アクティ ブ」指令によつてデイスク・キャンシュ・マイク ロプログラムは「活動化」される。「アクテイブ」 ステート (424) において、デイスク・キャッシュ は記憶制御装置(18)及び該装置内でのデータ処理 換作につて発生するすべての命令を阻止及び又は 受信する。これは「キャッシュ」ステートと称し てもよく、主キャッシュ操作ステートとして理解 されよう。ハードウェアにおいては、前述された ように「記憶制御装置モード」である。「アクテ イブ」ステート (424) の間に、タグ・ゼロ「パッ シブ」指令 (425) がデイスク・キャッシュ・マイ クロプログラム (426) によつて受信されない時瓜

-52-

テート (432) の開始前に、記憶制調装置(18) は特 定復号化のタグ・ゼロ指令を発生させてディスク・ キャッシュ・マイクロプログラムを「パッンプ」 ステートとし、記憶制御装置 (18)とディスク駆動 機構との間を直接に通信伝達させる(タグ・ゼロ 「パッシブ」指令(430))。「パッシブ」ステー ト (432) において、デイスク・キャッシュ (16) は タグゼロ指令を常時監視する(ハードウエア・タ グゼロモード)。タグゼロ「アクテイブ」指令が 第 1 3 図に「yes」(434)で図示されるように受信 されるならば、デイスク・キヤツシユ (16) は「ア クティブ」ステート (424) に仮帰する。タグゼロ 「アクティブ」指令(437)が「パッシブ」ステー ト (436)の間に受信されるならば前巡の選択保持 線の状態が監視される。もし、選択保符が「パッ シブ」ステートの間に「アクテイブ」すなわちyes (439) に進むならは、デイスク・キャンシュ・マ イクロプログラムはタグゼロ「アクテイブ」指令 を受信しりる状態になる。実際にタグゼロ「アク ティブ」 指令が受信(ナなわち yes (434))どれる

- 5 3 -

特別昭55-164958(15)

ク・パッファ (86) に入れられたトラックに適合するように調節される。充填処理 (442) の完了後に、マイクロプログラムは待ちステート (400) に復帰して、再び退択保持線の状態を監視する。「ハードウェア」においては、充填処理 (442) が開から、開始トリング・サブシステムを制御する。充填処理 (442) の間に、配憶制御装置 (18) はディスク・ストリングと地信伝達せず、「ストリング不地」コンディションがストリングに取付けられた配億制御装置に対して存在する。

従つて、ハードウエアとデイスク・キャンシュ・サブシステムのマイクロプログラムとは一体的 に以下のように応答することが理解されよう。

時間 To : 選択保持「アクテイブ」がデイスク・ キャッシュ (16) によつて記憶制御装 値 (18) から受取られる。

時間 T<sub>2</sub> : キャッシュ・マイクロプログラムは -5.6-

: )

ディスク・キャッシュ・スクラッチパッド (96) は 3 週の形式の配像装置管理テーブル、すなわち ダイナミック・テーブル、トラック・ロック・ナ ーブル及びからの配像装置のリストを管理する。 上配ダイナミック・テーブルはキャッシュ配像装

と、デイスク・キャッシュ (16) は「アクテイブ」ステート (424) に復帰する。選択保持緩が「低い」すなわち no (440) に進むとデイスク・キャッシュは充填処理 (442) を行なり。

「パッシブ」ステート (432) は前述されたハー ドウェアタグゼロモードであるが、充填処理(442) はハードウエア制御モードである。充填処理(442) の間に、ディスク・キャッシュ (16) はディスク記 憶装屋のストリングを制御して、磁気デイスク(14) にのみ存在しうる情報をフルトラック・パッファ (86) に充填する。充填処理 (442) の間に、フルト ラックの情報はディスク記憶装置(14)からフルト ラック・パッファ (86) に転送される。フルトラッ ク・バッファ (86) 化転送されるべきトラックは敷 も新しく要求されたものであるから、該トラック は弟1b図のスクランチ・パンド・メモリ(96)に ある記憶管理テーブルに前記トラックの状態を受 取る。さらに、とのトラックテーブル・エントリ ーは前にメモリ中で、デイスク装置の数、シリン ダの位置及びヘッドアドレスに関してフルトラッ

9)

- 5 5 <del>-</del>

(必要化応じて)ステートを変化させる。

時間で、: キャッシュはハードウエアが方式を 変化することを要求する。

時間 T4 : 故能が実行される(マイクロプログ ラムは新ステートにあり、ハードウ

エアは新モードにある)。

時間 T<sub>5</sub> : 処理は第 1 3 図 に図示されるように 必要に応じて進行する。

この発明のデイスク・キャッシュ・サブシステムを実施するに通した実施例は誤り訂正装置その他のプログラミング修正装置を含有して操作性を、高めている。マイクロブログラムに対する通当な ・ は選択反に削述されるとともに第13図に図示されている。

#### 5. 記憶疫道管理

デイスク・キャッシュ・サブシステムはキャッシュ 記憶装置を旨理するために一般に第 7 b 図のスクラッチ・パッド (96) 内にあるテーブルを使用する。 本元明では、目的を達成するために多数の

-57-

特開昭55-164958(16)

世(54)の使用基準に使つて延続的に更新される。 との目的のために公知の LRU 复法を使用すること が有利である。上記トラック・ロック・テーブル は CCD 記憶装置 (88) 中キャッシュ配像装置 (54) に 「ロック」される部分のためのパラメータを含む。 この発明においては、トラックをキャッシュ中に 「ロック」するとは、データトラックが上記ダイ ナミック・テーブルの場合のような算法に基づい て道揆されないことを意味する(すなわち、キャ ッシュ配置装置(54)中に永久に存在する)。上記 からの記憶装置のリストは CCD 記憶装置 (88) 内に 利用空間のトラックを保持するテーブルである。 からの比ば装置を表示するテーブルの内容は現在 使用されておらず、従つてデイスク駆動機解(14) からのデータで充塡されるべく利用される記憶装 ぜてある。

キャッシュ 記憶 装置 (54) 中に記憶された すべての データトラックは ダイナミック・テーブル 内の. 対心エントリーを有し、各エントリーは 複紋個の パラメータ 又は項目を有する。 2 個のパラメータ

-59-

たデータトラックとなる。この算法は関知のもので、最新使用トラックがキャッシュ記憶装置中にあるが低活動性のデータトラックはキャッシュ記憶装置 (54) からはずされる。

ダイナミック・テーブルはまた特定のデイスク 記憶装置から充填された、すなわち同じディスク 記憶装成アドレスを有するデータトラックをリン ク運結するリンク・ポインタを含有する。これら のテーブルは、最新使用及び最も古く使用された リンケージ情報が更新される時に更新される。と のようにして、好定のトラックのキャッシュ記憶 装置(54)を探索する作業は、特定のトラック用の 配憶制御装置フェッチが特定のデイスク記憶装置 を特定することが常に知られているので簡略化さ れりる。かくして、破近使用トラック及び破む古 く使用されたトラックのテーブルを、餃テーブル が特定のデイスク記憶装置によつてリンク選結さ れるならば、柴索するととはかなり間略化される。 一勿論、ただ1個のデイスク記憶装置が所望の時間 に内以されているならば、キャッシュ記憶装置(54) キャッシュ配債装置 (54) が充填され、他のデータトラックをデイスク配債装置 (14) からキャッシュ配債装置 (54) に充填する必要がある時は、テーブルの底部にある或も古く使用されたデータトラックは数テーブルからはずされ、ディスク配債装置 (14) から丁度充填された新しいデータトラックはテーブルの頂部におかれて或も新しく使用され

- e e -

の全内容を探索する必要があるけれども、1個以上のディスク駆動散構が内蔵されているならば、 著るしい探索経済が実現されうる。

#### 6. タグ・ゼロ指令

IBM社の対応デイスク記憶装置サブシステムの 標準的な 解似によれば、「タグ」指令として知ら れているある種の指令が用いられ、これによつて 記憶制御装置 (18) はシステム CTL のインタフェイ ス (15) に設けられる 駆動制 御器 (20) に通じる。シ ステム CTL インタフエイス、タグ指令、政はバス - イン・ライン、バス・アウト・ライン等の完全 な定義はメモレックス社の「ディスク記憶サブシ ステム操作理論」 3673/3675/3670 ( 出版番号 第 3673.21-02)を参照されたい。しかし、町億制 御装置の領準的な常似の中で、デイスク・キャッ シュ (16)を含むデイスク配催サブシステムを作業 し制词することはできない。ディスク・キャンシュ の発明の収念を利用するためには、特定のダグ目 令を発生したり利用したりし、その指令が前述の ようにディスク・キャッシュ (16) 繭建を作動し、

-62-

特開昭55-164958(17)

よつてキャッシング操作を行うようにしなければ ならない。タグ指令は随意の数において用いると とができるが、重要なことはデイスク・キャッシ ユを付労するために特に避ばれたタグ指令が英然 としたものでなく、かつデイスグ1/0サブシステ ムの博成内に異つた意味としてデコードされた他 のタグ指令と促问されないようにしておく点にあ る。好ましい実施例によれば、カツシエ似能を始 助させるタグ指令としては、バス-アウトに可変 値を有するタグ・デコード OO (hex)を用いるこ とが設ましいことが判明した。タグ・ゼロ指令を **記憶制御装置 (18) からデイスク・キャッシュ (16)** が受けると、デイスク・キャッシュはデイスク・ サブシステムを制御し、上述のようにめらゆる必 要な操作を送行する。対応する IBM 社の人力/出 カサブシステムの定義によれば、タグ・デコード 00は未使用の CTL タグ・アウト・バス ( タグ・ビ ットロ . 3 , 4 , 5 , 6 , 7 ,全て 0 に祖当 )で、 とれは CTL パス・アウ카 のラインド用いられる。. 可変データ速度

- 6 3 -

度の特徴を知るには、まず先行技術が与えた賭制。 約を理解する必要がある。第14図を参照すると、 先行技術による SYNC IN と SYNC OUT が記載されて いる。基本的なタイミング関係はエンジ (200)、 (204) 個、エッジ (204) 、 (208) 間、及びエッジ (208)、(212) 間によつて設定される。これらの パルス間の時間は均等で、凹転デイスク・メモリ 上にサーボ・エンコードされた情報によつて直接 形成されるクロッキング・パルスによつて制御さ れる。エッジ (200) 、 (201) 間、エッジ (204) 、 (205) 間、エッジ (208)、 (209) 間、及びエッジ (212)、 (213) 間の時間は第1図のデイスク・ス トリング制 闽器 (12) 内の ハードウエアによつて制 聞きれる。 SYNC IN パルス(200,204,208,212) の先行エッジと SYNC OUT パルス (202,206,210, 214) の先行エッジ間の時間関係、及び BYNC IN パルス(210,205,209,213)の後端エッジと SYNC OUT パルス(203,207,211,215)の後端エ ッジ間の時間関係は記憶制御装置 (10) PJの CTL ケ ープル・ディレーとハードウエア・デイレーによ

-65-

第2図に一般的に図示し、以上述べてきたよう に、デイスク・キャッシュ・サブシステム保政に よつて、可変データ速度と称される効率的な作用 を持ることができる。可変データ速度によれば、 ・チャンネルにデータをデータ自身の迅度で転送す ることができ、従来のようにデイスクに復装産の 回転速度に依存してディスク記憶装置と制画装置 間に伝送するために設定されたデータ返皮に限定 されるととはない。デイスク・キャッシュ (16) の 適当な実施利によれば、フル・トランク情報が第 1b図に示すフル・トラック・バッファ (86) 内に 記憶され、該情報を中央処理装置が必要とした物 台には、デイスク・キャッシュ・サブシステムと チャネル国のデータ転送レートは一定データ遮匿 てある必要はなく、回転媒体によるデータ転送返 废によつては制御されることがない。 キャッシュ CTL インタフェイス (78) のデータ 伝送 巫 度 が 一定 である必要がないので、チャネルの転送速度が制 幽桜四となる。

デイスク・キャッシュ (16) 光明の可変データ返

-64-

つて制御される。 SYNC OUT パルス [(202) と (203) 間の時間関係、 (206) と (207) 間の時間関係、 (210) と (211) 間の時間関係、 及び (214) と (215) 間の時間関係 ] の先行エッジと後端エッジ間の時間は、記憶制御装置 (10) 内のハードウェア、及び SYNC IN 内のディレー認識装置によつて制御される。

可変データ速度の概念を用いると、 (在来のSYNC IN と SYNC OUT の関係とは著しく異る遅続パルスが得られる。可変データ速度の概念を用いると、 SYNC IN パルスの先行エッジは SYNC OUT パルスに 関して反復的な 連続関係を生じない。 第15 図を診照すると、位置 (216)、 (220) 間、 及び位置 (220)、 (224) 間の時間は、 公のではない。 エッジ (216)、 (220)間、 及びエッジ (220)、 (224)間の時間は、 公知の SYNC IN パルスの連続体として示される第14回のエンジ (200)、 (204) 間、

-66-

特別昭55-164958 (18)

きは常に配憶制御装置のハードゥエアによつて遅 延されるからである。内部記憶制御装世データ・ パッフアは、CTLデータ転送速度がチャネル・デ ータ転送速度を超えると使用できなくなる。従つ て、デイスク・キャッシュ・サブンステム発明に おける可変データ滋度の例によれば、SYNC OUTパ ルスの先行エッジ (226) と後端エッジ (227) 间の 時間、及び SYNC OUT パルス の 先行 エッジ (230) と 後端エツジ (231) 間の時間は、チャネル・データ 伝送速度が CTL データ 転送速度と同等か、それを 超えるに要する時間を含む。従つて、CTLデータ 転送速度とチャネル転送速度間には「問期」作用 が存する。データ転送速度は「可変」である。従 つて、エッジ (224) 、 (228) 間、及びエッジ(228) (232) 間の時間は、サブシステム・ハードウェア、 ライン・ドライバとライン・レシーバを含む CTL ケーブル、及びデイスク・キャッシュ・メモリと 電子制御が生じた遅延時間から成る。先行技術の 装置の場合と同様に、 SYNC IN パルスの先行エッ ジと SYNC OUTパルスの先行エッジ間〔すなわち、

-68-

エッジ (204)、 (208) 間、及びエッジ (208)、(212) 間の時間よりも小であるととに注目されたい。すなわち、可変データ速度の下での転送速度は先行技術の速度よりも遅い。なぜなら、転送速度はディスク・キャッシュ (16) の電子装置によつて制御されるからであり、 微様的な回転要素によつて制御されるものではないからである。

エッジ (224)、 (228) 間、及びエッジ (228)、 (252) 間の時間は SYNC OUT の後端エッジの電子制御によるモニタによつて制御される。 SYNC OUT の後端パルスのエッジ (227)、 (231) が確認できればエッジ (224)、 (228) 間、及びエッジ (228)、 (252) 間の一時的関係が制御される。 SYNC IN パルスのエッジ (228)、 (232) は、 SYNC OUT パルスの後端エッジ (227)、 (231) が確認された後においてのみ発生する。 SYNC OUT パルスの後端エッジ (227)、 (231) は 合先行エッジ (226)、 (230) からかなり遅延して示されている。なぜなら、エッジ (227)、 (251) は、内部配強制御装置のデータ・バッフアが他の CTL データ転送に使用しえないと

3))

位置 (216)、 (218) 間、位置 (220)、 (222) 間、位置 (224)、 (226) 間、位置 (228)、 (230) 間、及び位置 (232)、 (234) 間 ) の時間は、 CTL ケーブル・ディレー、及び記憶制御装置のハードウエア・ディレー、すなわちライン・ドライバ、ライン・レンーバ、から成る。

先行技術の場合と同様に、SYNC IN と SYNC OUT の一時的関係、エッジ (217)、 (219) 間の時間、エッジ (223) 間の時間、及びエッジ (233)、 (235) 間の時間は同じく内側パッファヤ配[権制御装置ライン・ドライバ/ライン・レシーパのデイレーを利用できるか否かをモニタするための配置 制御装置ハードウェア・デイレー、及び CTL ケーブル・ディレーを含む。先行技術には見られなくて可変データ速度装置の特徴をなすものは、チャネルのディレーによつてエッジ (225)、 (227)、 及びエッジ (229)、 (231) 間が付加的に遅延されて情報のバイトを転送する (すなわち、内側にほ 削脚装置のデータ・バッファを使用し得るようにする)。位置 (216)、 (217)、位置 (220)、(221)、

- 6 9 -

位置 (224)、 (225)、 位置 (228)、 (229)、 及び 位置 (232)、 (233) 間の時間は、 良好な形態を 具 えかつ十分持続時間を 有するパルスを発生するよ うに 設けられるディスク・キャッシュ (16) によつ て制御される。

従つて、ことに示した可変データ速度によれば、公知技術ではなし遂げられない速度でデータをディスク・キャンシュ (16) とチャネル (8) 間で転送し得ることが理解できよう。データ転送速度は本質的にチャネル (8) のデータ速度によつて制御される。

#### 4.図面の簡単な説明

第1図は従来のコンピュータ・システムの略図であり、第2図はデイスク・キャンシュ・システムを使用するコンピュータ・システムの略図であり、第3図は第6図、第7a図及び第7b図の組立体を示す図であり、第4図はデイスク・キャンシュを、記憶制调装置を使用しないコンピュータ・システムに適用した場合の別の実施と認の略図であり、第5図はデイスク・キャンシュの主要の

-70-

特開昭55-161958 (19)

速度特徴に対する SYNC IN / SYNC OUT パルスのパルス・トレイン図である。

2, 36 … 中央処理装置

10,18 … 記憶制御装置

12,20 … ディスク・制御装置

14 ……ディスク・ドライブ

16 …… ディスク・キャッシュ

52 ......ロード/モニタ・マイクロプロセツサ

58,90 … インタフエイス


特許出顧代理人


弁理士 山 崎 行 造


.


ードウエア構成要素の略図であり、第6図は、デ イスク・キャッシュのデイスク制御装置へのイン タフエイスの略図であり、第7a図はデイスク・ キャッシュ・インタフェイス・コントロール・ロ ジックの略図であり、弟 7 b図はキャッシュ・コ ントロール・マイクロプロセッサ、ロード/モニ タ・マイクロプロセンサ及びキヤンシユ・メモリ の略図であり、第8図はデイスク・キャンシュの 実施されたハードウエア・コンフイギュレーショ ンであり、弟9図はハードウエア・コントロール に関するタッグ・ゼロ・モードの図であり、第10 図はハードウェア・コントロールに関する 8CU モ ードの凶であり、第11凶はハードウエア・コン トロールに関するコントロール・モードの図であ り、第12凶はハードウェア・コントロールに関 するパス・スルー・モードの図であり、第13図 はデイスク・キャッシュのマイクロプログラムの 流れ図であり、第14図は先行技術の SYNC IN / SYNC OUT パルスのパルス・トレイン図であり、及 ひ羽 1 5 凶はデイスク・キャッシュの可愛データ

### 図面の浄む(内容に変更なし)













Fig\_7a











# ⑫発 □


第1頁の続き

⑦発 明 者 ジエシイ・インゲブライト・スタムネスアメリカ合衆国カリフオルニア州サニーベール・マンダリン・ドライブ1227



州サン・ホーゼ・パリ・グレン ・ドライブ6150






### 手 続 補 正 書 (自 発)

昭和55年6月30日

# 特許庁長官 殿

- 1. 事件の表示 昭和55年 特許顯第 75397
- 2. 発明の名称 デイスク・キャッシュ・サブシステム
- 3. 補正をする者 事件との関係 出額人 名称(氏名) ノモレツクス・コーポレーション
- 4. 代 理 人 住 所 東京都千代田区水田町1丁目11番28号 相互第10ビルディング4階 氏 名 (7101) 弁理士 山 崎 行 造 🖔 周 Đĩ (8001) 弁理士 高 石 橘 馬 5. 補正命令の日付
- 年 月 昭和 6. 補正の対象
- 明細書の浄書 (内容に変更なし) 7. 補正の内容





# 特開昭55-164958(22) 手 続 補 正 書 (自 発)

昭和55年7月11日

#### 特許庁長官 殿

- 1. 事件の表示 昭和55年特許顧第 75397
- 2. 発明の名称 デイスク・キャツシユ・サブシステム
- 3. 補正をする者 事件との関係 出 類 人 名称(氏名) メモレツクス・コーポレーション
- 4. 代 理 人 住 所 東京都千代田区永田町1丁目11番28号 相互第10ビルディング4階 氏 名 (7101) 弁理士 山 崎 行 違 周 所 (8001) 弁理士 髙 石 橘 馬
- 5. 補正命令の日付 昭和
- 6. 補正の対象 願書面中特許出願人の状況が确、正式図面、 姿性状及び何訳文 その内容
- 7. 補正の内容 別紙のとかり

THIS PAGE BLANK (USPTO)